Practice Lab Sheet 2 — Software Installation & Hello DE0

รายวิชา	03603473-65 Digital System Design on FPGAs with Verilog
ชื่อ–สกุล	
รหัสนิสิต	
อุปกรณ์	Altera DE0 Board · USB Cable · PC (Windows / Linux)
เวลาที่ใช้	ประมาณ 2–3 ชั่วโมง

คะแนนที่ได้		**ลายเซนต์อาจารย์**	

■ 1. วงจรกดปุ่ม KEY0–3 แสดงตัวเลขบน 7-Segment

จงสร้างวงจรที่มีพฤติกรรมดังนี้:

กด KEY[0] ⟶ HEX0 แสดง 0

กด KEY[1] ⟶ HEX0 แสดง 1

กด KEY[2] ⟶ HEX0 แสดง 2

กด KEY[3] ⟶ HEX0 แสดง 3

ไม่กดปุ่มใด ⟶ HEX0 ดับทั้งหมด

หมายเหตุ: KEY บน DE0 เป็น active-low (กดปุ่ม = logic 0, ไม่กด = logic 1)

Prompt สำหรับ Gemini

ใช้ Prompt ต่อไปนี้ใน Gemini เพื่อสร้างโค้ด Verilog:

"ฉันใช้บอร์ด Altera DE0 (Cyclone II EP2C20F484C7) กับ Quartus II 13.0sp1

ขอ Verilog module ที่ทำงานดังนี้:

- Input: KEY[3:0] (push button, active-low)

- Output: HEX0[6:0] (7-segment display, active-low)

- Logic:

กด KEY[0] ⟶ HEX0 แสดง '0'

กด KEY[1] ⟶ HEX0 แสดง '1'

กด KEY[2] ⟶ HEX0 แสดง '2'

กด KEY[3] ⟶ HEX0 แสดง '3'

ไม่กดปุ่ม ⟶ HEX0 ดับทั้งหมด

ขอให้:

1. ใส่ comment อธิบาย 7-segment encoding ทุก case

2. อธิบาย active-low logic

3. บอก pin assignment ที่ต้องใช้สำหรับ DE0 board"

ตอบคำถามต่อไปนี้

1. จงใส่ค่าตัวเลขฐานสองและฐาน 16 ของ HEX[6:0] สำหรับแต่ละกรณี

ตัวเลขที่แสดง	**ฐาน 2 (HEX[6:0] gfedcba)**	**ฐาน 16 (HEX[6:0])**
0 (กด KEY[0])		
1 (กด KEY[1])		
2 (กด KEY[2])		
3 (กด KEY[3])		
ดับ (ไม่กดปุ่ม)		

2. จงอธิบายเหตุผลว่าทำไมจึงต้องใส่ ~ หน้า KEY ในโค้ด Verilog

.....

.....

.....

.....

.....

.....

.....

.....

.....

.....

.....

.....

.....

.....

3. จงวาดวงจร RTL ที่ได้หลังจากสังเคราะห์วงจรเสร็จสิ้น



■ 2. วงจรนับเลข (ให้เปิดแชท Gemini ใหม่)

จงสร้างวงจรนับเลขโดยมีพฤติกรรมดังนี้:

กด KEY[0] ค้างไว้ ⟶ HEX0 นับเพิ่ม 0, 1, 2, ... 9 (เพิ่มทุก 1 วินาที)
เมื่อนับถึง 9 แล้ว ⟶ ค้างที่ 9 ไม่นับเพิ่ม
ปล่อย KEY[0] ⟶ HEX0 นับถอยหลัง 9, 8, ... 0 (ลดทุก 1 วินาที)
เมื่อนับถึง 0 แล้ว ⟶ ค้างที่ 0 ไม่นับลด
ขณะปล่อย KEY[0] แต่ตัวเลขยังนับไม่ถึง 0 ⟶ ให้นับขึ้นต่อ

Prompt สำหรับ Gemini ที่คุณใช้